Ingenieur 3A - Cmos 18Nm Soc Power Prediction Using Machine Learning Place And Route And Simulation M - F H/F

Contenu de l'offre Ingenieur 3A - Cmos 18Nm Soc Power Prediction Using Machine Learning Place And Route And Simulation M - F H/F chez STMicroelectronics

STMicroelectronics recherche …
POURQUOI NOUS REJOINDRE
Chez ST, nous sommes 48 000 créateurs et fabricants de technologies microélectroniques.
Nous collaborons avec 200 000 clients et des milliers de partenaires. Avec eux, nous concevons et créons des produits et des solutions qui répondent à leurs défis et à la nécessité de contribuer à un monde plus durable. Nos technologies de pointe permettent une mobilité plus intelligente, une gestion plus efficace de l'énergie, de la puissance et un déploiement à grande échelle de l'Internet des objets (Iot) et de la 5G.
ST a reçu les certifications Top Employer France et HappyTrainees 2022. Elles nous reconnaissent en tant qu'employeur de référence et démontrent notre engagement à faire de l'humain une priorité.

NOTRE FUTURE COLLABORATION
Le candidat sera integré dans l'équipe Digital Design Flow Methodology (DDFM) basée à Crolles, en charge de fournir les solutions de placement routage et de vérification Sign-Off des circuits digitaux. Le stage proposé consiste à rassembler les données issues des bases de non régression, de données issues de designs pilotes et de simulation spice de chemins critiques de circuits dans différentes conditions pour évaluer la proportion des différents transistors dans un circuit afin de prévoir sa consommation et de proposer les meilleurs compromis d'alimentation pour la minimiser. Cette recherche d'optimum de performance et de consommation se fait en appliquant des solutions de design dites Adaptative Voltage Scaling (AVS) et Adaptative Body-Bias (ABB) possibles dans nos technologies Fully Depleted Silicon On Insulator (FDSOI).
In fine, ces evaluations servent à définir le cadre de vérifications des circuits en CMOS 18nm proposé à nos clients.

« Votre mission »
Le point de départ de ce travail est la base de non regression de nos scripts de placement routage, les résultats de placement routage de circuits pilotes et un jeu de script existant en TCL qui lancent en parallèle des simulations pour estimer le délai et la consommation de netlist de référence dans differentes technologies. Il s'agira de structurer les donnees existantes, de generer de donnees complémentaires pour bâtir un cadre de prediction de répartition de types de transistors dans la logique en utilisant la bibliotheque Python scikit-learn.

Sur l'etat d'esprit nécessaire, le design de circuit intégré nécessite curiosité, opiniâtreté et un équilibre entre rigueur et rage de vaincre. Rejoignez-nous SI ces traits vous caractérisent.